2

使处理器与FPGA可同时使用单一网络接口进行数据收发，同时可过滤FPGA测高速，密集的数据流，大幅降低CPU负载，而FPGA测也通过处理器测的扩展，使其应用变得更为灵活，保留了处理器与FPGA对于网络数据处理的各自优越性。客户可使用FPGA内通道进行相对固定应用模式的高速数据收发/处理，同时可使用处理器进行相对低速，但复杂的应用协议开发，并可将本地PL测如端口，地址，路由等的管理任务交由处理器管理。

3

由于采用了axis总线，客户亦可结合DMA模型，将该协议栈作为网络协议加速器，使处理器对于相关Udp/Tcp协议打包与解析的操作于FPGA内部完成，此种应用模型下客户本地处理器应用的网络数据收发将转化为简单而高效的内存DMA操作，大幅提升原有处理器网络性能，使得其突破本身单处理器模型下的应用瓶颈。